卷积码编码的 verilog实现,利用状态机
飞网下载站,免费下载共享资料,内容涉及教育资源、专业资料、IT资源、娱乐生活、经济管理、办公文书、游戏资料等。
DDS的Verilog实现.rar
华为的Verilog指导.rar
32位加法器前瞻算法的Verilog.none
8全加器,实现的Verilog.none
BCD译码器的Verilog实现.none
东南大学的Verilog讲义.rar
Verilog实例.rar
灯的Verilog程序.none
步步高的Prolog实现.none