8位全加器,实现加法减法。sub为0做加法,sub为1做减法
飞网下载站,免费下载共享资料,内容涉及教育资源、专业资料、IT资源、娱乐生活、经济管理、办公文书、游戏资料等。
1602液晶Verilog代码驱动模块.none
串并转换的Verilog HDL.none
差分编码的Verilog语言.none
卷积编码用Verilog语言.none
MAC核的Verilog.rar
Java EE的中国version.none
ColorPickerDialog.none
下午正交调制的Verilog.rar
32位加法器前瞻算法的Verilog.none
BCD译码器的Verilog实现.none