下载地址：
下载地址1（本站为飞网专业下载站，域名：down.cfei.net）
资源简介：
Verilog 实现DDS 产生正弦波//******************顶层模块***********************//module ddS_top(clk,sin_out,dac_en,dac_rst,dac_sync,clk_p,clk2);input clk; //AD 时钟源input clk2; //DA 时钟源output[15:0] sin_out;output reg clk_p;output dac_sync;output dac_rst;output dac_en;wire[9:0] out_data;wire[9:0] address;wire dds_bps;/*wire EN,sel;
飞网下载站，免费下载共享资料，内容涉及教育资源、专业资料、IT资源、娱乐生活、经济管理、办公文书、游戏资料等。
