下载地址：
下载地址1（本站为飞网专业下载站，域名：down.cfei.net）
资源简介：
实验4：用VHDL语言设计组合逻辑电路（熟悉用VHDL语言设计4位全加器的方法。首先创建一个1位全加器实体，然后例化此1位全加器4次，创建一个更高层次的4位加法器。1位全加器的VHDL语言描述见例4-45，4位加法器的VHDL语言程序如例4-46，P161-162。）
飞网下载站，免费下载共享资料，内容涉及教育资源、专业资料、IT资源、娱乐生活、经济管理、办公文书、游戏资料等。
