资源大小: 239KB
发布时间: 2009-12-13
文件格式: doc
下载次数: 0
分享到:

下载地址:

下载地址1
(本站为飞网专业下载站,域名:down.cfei.net)

资源简介:

1位全加器VHDL文本输入设计2选1多路选择器VHDL设计含异步清0和同步时钟使能的4位加法计数器7段数码显示译码器设计数控分频器的设计用状态机实现序列检测器的设计用状态机对A原理图输入设计含LPM的电路DC0809的采样控制电路实现硬件电子琴电路设计循环冗余


飞网下载站,免费下载共享资料,内容涉及教育资源、专业资料、IT资源、娱乐生活、经济管理、办公文书、游戏资料等。