下载地址：
下载地址1（本站为飞网专业下载站，域名：down.cfei.net）
资源简介：
本文介绍了数字集成电路设计中静态时序分析（Static Timing Analysis）和形式验证（Formal Verification）的一般方法和流程。这两项技术提高了时序分析和验证的速度，在一定程度上缩短了数字电路设计的周期。本文使用Synopsys公司的PrimeTime 进行静态时序分析，用Formality 进行形式验证。由于它们都是基于Tcl（Tool Command Language）的工具，本文对Tcl 也作了简单的介绍。
飞网下载站，免费下载共享资料，内容涉及教育资源、专业资料、IT资源、娱乐生活、经济管理、办公文书、游戏资料等。
