资源大小： 53KB
发布时间： 2010-04-04
文件格式： rar
下载次数： 0
分享到：

下载地址：

下载地址1
（本站为飞网专业下载站，域名：down.cfei.net）

资源简介：

4位全加器可看作4个1位全加器串行构成，1，用VHDL语言（原理图）设计4位全加器。2、对设计的4位全加器进行时序仿真。


飞网下载站，免费下载共享资料，内容涉及教育资源、专业资料、IT资源、娱乐生活、经济管理、办公文书、游戏资料等。